Básico
Arquitectura de CPU
Conjunto de instrucciones y organización interna de un procesador, como Xtensa o RISC-V.
En la práctica industrial
Determina las herramientas, las bibliotecas compatibles, el rendimiento y la vida útil del firmware.
Modo de contingencia: las páginas públicas y las descargas siguen disponibles; el inicio de sesión, la comunidad y los datos del servidor pueden no estar disponibles.
GLOSARIO TÉCNICO
Procesamiento
Arquitectura, núcleos, reloj y coprocesadores de muy bajo consumo: qué define el rendimiento, las herramientas compatibles y la vida útil del firmware.
términos en esta categoría
Intermedio
RISC-V
Arquitectura abierta de conjunto de instrucciones utilizada por las familias ESP32-C, H y P más recientes.
En la práctica industrial
Facilita la evolución de herramientas abiertas y aparece en controladores de bajo consumo y alto rendimiento.
Relacionados:Arquitectura de CPUXtensaULP
Intermedio
Xtensa
Arquitectura configurable de Cadence utilizada en el ESP32 clásico y en las familias S2 y S3.
En la práctica industrial
Su ecosistema es maduro, pero los binarios no son intercambiables con ESP32 RISC-V.
Relacionados:Arquitectura de CPURISC-VNúcleos
Básico
Núcleos
Unidades de ejecución que pueden procesar tareas simultáneamente.
En la práctica industrial
Separar comunicación, control e interfaz puede mejorar la previsibilidad si la sincronización es correcta.
Básico
Reloj
Frecuencia de operación de la CPU, normalmente expresada en MHz.
En la práctica industrial
Un reloj más rápido no garantiza menor latencia si la red, la flash o las tareas concurrentes son el cuello de botella.
Relacionados:NúcleosFreeRTOSDeep sleep
Avanzado
ULP
Coprocesador de muy bajo consumo capaz de ejecutar tareas simples mientras la CPU principal duerme.
En la práctica industrial
Puede monitorizar sensores o despertar el sistema sin mantener activo todo el ESP32.
Relacionados:Deep sleepRTC MemoryConsumo de corriente